PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-139581

(43)Date of publication of application: 31.05.1996

(51)Int.CI.

H03K 17/22 G05F 1/00

(21)Application number: 06-278873

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:


14.11.1994

(72)Inventor: KUBOTA KEIICHI

(54) POWER SUPPLY CONTROL CIRCUIT

(57)Abstract:

PURPOSE: To reduce a mounting area by providing a power supply switching circuit and a reset circuit for outputting reset signals generated for each power supply voltage to the gate circuit of control signals for controlling an operating circuit as gate signals. CONSTITUTION: The gate circuits 12 and 13 input and output the control signals from a control part through control signal lines 14 and 15 with the reset signals from reset circuits 4 and 5 as the gate signals. When prescribed time elapses after an input voltage V1 inputted to the circuit 4 rises from an L level and reaches a stipulated voltage Vk, the output side of the circuit 4 changes from the L level to an H level. Then, when the voltage V1 drops from the H level and reaches the voltage Vk, the output side of the circuit 4 changes from the H level to the L level. The circuit 5 performs an operation similar to the circuit 4, and when the input voltage V2 drops from the H level and reaches the voltage Vk, the output side of the circuit 5 changes from



the H level to the L level. Thus, plural power supply circuits are switched and power is supplied to an integrated circuit 6 for a specified use.

THIS PAGE BLANK (USPTO)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-139581

(43) 公開日 平成8年(1996) 5月31日

(51) Int. Cl. 6

識別記号

FΙ

H03K 17/22 G05F 1/00 A 9184-5K

..

審査請求 未請求 請求項の数2 OL (全5頁)

(21) 出願番号

特願平6-278873

(22) 出願日

(:,::

平成6年(1994)11月14日

(71) 出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72) 発明者 久保田 敬一

東京都港区虎ノ門1丁目7番12号 沖電気


工業株式会社内

(74) 代理人 弁理士 鈴木 敏明

(54) 【発明の名称】電源制御回路

(57) 【要約】

【目的】 複数の電源回路をスイッチングして特定単途向け集積回路に電源を供給できるようにし、電源区分による特定用途向け回路のIC化限定をなくして特定用途向け集積回路のプリント基板への実装面積を縮小し得る電源制御回路を提供する。



第1実 時例の構成を示すプロック図

40

【特許請求の範囲】

【請求項1】 複数の電源電圧を入力して動作回路に供 給する電源電圧をスイッチングする電源スイッチング回 路と、

動作回路を制御する制御信号のゲート回路にゲート信号 として電源電圧ごとに生成したリセット信号を出力する リセット回路とを設けたことを特徴とする電源制御回 路。

【請求項2】 上記複数の電源電圧を同時に立ち上がら せ、前段のリセット回路の出力と後段のリセット回路に 10 供給される電源電圧とを入力して後段のリセット回路に 供給される電源電圧の立ち上がりを遅らせる遅延回路を 設けた請求項1記載の電源制御回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は特定用途向け回路を搭載 した特定用途向け集積回路(Application Specific Integrated Circu it:ASIC)を駆動する電源制御回路に関する。 [0002]

【従来の技術】従来、特定用途向け回路が動作回路と複 数の電源回路で構成されている場合、電源を供給する電 源回路で動作回路を区分けし、特定用途向け集積回路と してIC化し、IC化した特定用途向け集積回路をプリ ント基板に実装している。

[0003]

【発明が解決しようとする課題】従来の特定用途向け集 積回路にあっては、動作回路を電源回路で区分けし、I C化するので、プリント基板への実装面積が広くなって しまうという問題点があった。さらに、電源回路で区分 30 けし、IC化することは特定用途向け集積回路の開発費 を高くするという問題点もあった。

【0004】本発明は、複数の電源回路をスイッチング して特定用途向け集積回路に電源を供給できるように し、電源区分による特定用途向け回路の I C化限定をな くして特定用途向け集積回路のプリント基板への実装面 積を縮小化するとともに特定用途向け集積回路の開発費 を安くし得る電源制御回路を提供することを目的として いる。

[0005]

【課題を解決するための手段】上記目的を達成するため に本発明の電源制御回路においては、動作回路に供給さ れる複数の電源電圧をスイッチングする電源スイッチン グ回路と、動作回路を制御する制御信号のゲート回路に ゲート信号として電源電圧ごとに生成したリセット信号 を出力するリセット回路とを設けたものである。

[0006]

【作用】上記のように構成された特定用途向け電源制御 回路の電源スイッチング回路とリセット回路とに電源を チングし、リセット回路が電源電圧ごとにリセット信号 を生成し、動作回路を制御する制御信号のゲート回路に

▼● ゲート信号として出力しゲート回路を開くように働く。 【0007】従って本発明よれば、複数の電源回路をス イッチングして特定用途向け集積回路に電源を供給で き、電源区分による特定用途向け回路のIC化限定をな くして特定用途向け集積回路のプリント基板への実装面 積を縮小化するとともに特定用途向け集積回路の開発費 を安くし得る。

[0008]

【実施例】本発明の実施例について図面を参照しながら 説明する。尚、各図面に共通な要素には同一符号を付

【0009】第1実施例

図1は第1実施例の構成を示すプロック図である。電源 スイッチ回路1の入力側には異なる入力電圧VI、V2 (V1 > V2) を供給する電源線2、3が接続され、リ セット回路4、5の入力側にも接続してある。特定用途 向け集積回路6(以後ASIC6と記す)の入力側には 電源スイッチ回路1、リセット回路4、5の出力側との 間に電源入力線7、リセット信号線8、9が接続してあ る。

【0010】電源スイッチ回路1は、図3に示すよう に、ダイオード1a、1bからなり、ダイオード1a、 1 bの入力側に異なる入力電圧V1 、V2 を供給する電 源線2、3が接続され、出力側にそれぞれ電源入力線7 の一端が接続してある。電源スイッチ回路1に入力して いる入力電圧V1、V2の内、いずれか一方の入力電圧 が供給されているとき、電源入力線7を介してその入力 電圧がASIC6の動作回路10、11に供給される。 また、入力電圧V1、V2の両方が供給された場合に は、ダイオード1a、1bの作用によりV1 > V2 から 電圧V1がASIC6に供給される。ASIC6は動作 電圧が異なる2つの動作回路10、11がIC化され、 ゲート回路12、13とともにセラミック基板に搭載さ れている。ゲート回路12、13はそれぞれリセット回 路4、5のリセット信号をゲート信号として制御信号線 14、15を介して図示せぬ制御部からの制御信号を入 カ/出力している。

【0011】リセット回路4、5は、図4に示すよう に、それぞれリセットIC16、17と抵抗18、19 とコンデンサ20、21とからなる。リセット回路4に 入力している入力電圧V1 がロウレベルから上昇して規 定の電圧VK (V1 > VK: VK はリセットICの特性 値)に達したのち、所定の時間 t K (リセットIC、抵 抗、コンデンサの各値で決まる時間) 経過すると、リセ ット回路4の出力側はロウレベルからハイレベル(電圧 VI)になる。そして入力電圧VIがハイレベルから降 下して電圧VK に達すると、リセット回路4の出力側は 供給すると、電源スイッチング回路が電源電圧をスイッ 50 ハイレベルからロウレベルになる。リセット回路5もリ

セット回路 4 と同様の動作を行い、規定の電圧 VK (V2 > VK : VK はリセット I C の特性値)に達したのち、所定の時間 t K (リセット I C 、抵抗、コンデンサの各値で決まる時間)経過すると、リセット回路 5 の出力側はロウレベルからハイレベル(電圧 V2)になる。そして入力電圧 V2 がハイレベルから降下して電圧 VK に達すると、リセット回路 5 の出力側はハイレベルからロウレベルになる。

【0012】図2は第1 実施例の動作を説明する波形図であり、(A) \sim (E) はそれぞれ図1 に示した $A\sim$ E 10 に対応する。

【0013】次に動作について図2を参照して説明する。時刻t1で入力電圧V1が、(A)に示すように、ロウレベルから上昇して電源スイッチ回路1とリセット回路4とに電源供給を開始すると、(C)に示すように、ほぼ同時に電源スイッチ回路1の出力側からASIC6に供給される。時刻t2で入力電圧V1が電圧VKに達し、時刻t3で入力電圧V1はハイレベルに達する。時刻t2から時間t4を過した時刻t4で、(D)に示すように、リセット回路4の出力側は電圧V1をリセット信号としてゲート回路12に出力する。図示せぬ制御部からの制御信号はリセット信号をゲート信号としてゲート回路12から動作回路10に出力される。動作回路10は電源スイッチ回路1から供給される電源電圧V1とゲート回路12から出力される制御信号とで動作する。

【0014】時刻 t 5 で入力電圧 V 2 が、(B)に示すように、ロウレベルから上昇して電源スイッチ回路 1 とリセット回路 5 とに電源供給を開始する。電源スイッチ回路 1 の出力側の電圧はダイオード 1 a、1 bの作用に 30 より、(C)に示すように、電圧 V 1 のままである。時刻 t 6 で入力電圧 V 2 が電圧 V K に達し、時刻 t 7で入力電圧 V 2 はハイレベルに達する。時刻 t 6 から時間 t K 経過した時刻 t 8 で、(E)に示すように、リセット回路 5 の出力側は電圧 V 2 をリセット信号としてゲート回路 1 3 に出力する。図示せぬ制御部からの制御信号はリセット信号をゲートとしてゲート回路 1 3 から動作回路 1 1 に出力される。

【0015】時刻t9で入力電圧V1が、(A)に示すように、ハイレベルから降下を開始する。ほぼ同時に電 40源スイッチ回路1の出力電圧も降下を開始する。時刻t 10で入力電圧V1が電圧VKに達し、(D)に示すように、リセット回路4の出力側はロウレベルになる。時刻t11で入力電圧V1が電圧V2に達すると、電源スイッチ回路1の出力電圧も電圧V2となり、以降電圧V2を持続する。図示せぬ制御部からの制御信号はリセット信号をゲートとしてゲート回路13から動作回路11に出力される。動作回路11は電源スイッチ回路1から供給される電源電圧V2とゲート回路13から出力される制御信号とで動作する。50

【0016】時刻t12で入力電圧V2が、(B)に示すように、ハイレベルから降下を開始する。ほぼ同時に電源スイッチ回路1の出力電圧も降下を開始する。時刻t13で入力電圧V2が電圧VK に達し、(E)に示すように、リセット回路5の出力側はロウレベルになる。従って、以後ゲート回路13から動作回路11に制御信号は出力されず、動作回路11は動作できない。

【0017】本実施例では入力電圧を異なる電圧としたが、同じ電圧を複数入力してもかまわない。

【0018】また、動作回路11は入力電圧V2 で動作するとしたが、入力電圧V1 でも動作する動作回路であれば、時刻 t8 から時刻 t10までの時間は動作回路10、11とも動作可能となる。

【0019】本実施例によれば、複数の電源回路をスイッチングして特定用途向け集積回路に電源を供給できるようにしたことにより、電源区分による特定用途向け回路のIC化限定をなくして特定用途向け集積回路のプリント基板への搭載面積を縮小できるとともに、ASIC商品化の開発費を低くおさえることができ、ASICの単価を下げることができる。

【0020】第2実施例

図5は第2実施例の構成を示すブロックである。第2実施例が第1実施例と異なるところは、リセット回路5の前段に、図7に示すような、遅延回路22を設けた点である。遅延回路22はNPN形トランジスタ23とPNP形トランジスタ24と保護抵抗25~27とからなり、トランジスタ23のコレクタとトランジスタ24のペースとを保護抵抗26を介して接続し、保護抵抗25を介してトランジスタ23のペースにリセット回路4の出力を入力し、トランジスタ24のコレクタから次段のリセット回路5に出力している。トランジスタ23のエミッタはペースとの間に保護抵抗27を設けて接地してある。

【0021】リセット回路4の出力がロウレベルのとき、トランジスタ23、24はオフとなり、入力電圧V2がハイレベル、ロウレベルにかかわらず、出力はロウレベルとなる。リセット回路4の出力がハイレベルのとき、トランジスタ23、24はオンとなり、出力は入力電圧V2のハイレベル、ロウレベルに応じてハイレベル、ロウレベルとなる。

【0022】図6は第2実施例の動作を説明する波形図であり、(A)~(F)はそれぞれ図5に示したA~Fに対応する。

【0023】次に動作について図6を参照して説明する。時刻t1で入力電圧V1が、(A)に示すように、ロウレベルから上昇して電源スイッチ回路1とリセット回路4とに電源供給を開始すると、(C)に示すように、ほぼ同時に電源スイッチ回路1の出力側からASIC6に供給される。時刻t2で電圧VKに達し、時刻t


3で入力電圧VIはハイレベルに達する。時刻t2から時間tK 経過した時刻t4で、(D)に示すように、リセット回路4の出力側は電圧VIをリセット信号としてゲート回路12に出力する。図示せぬ制御部からの制御信号はリセット信号をゲートとしてゲート回路12から動作回路10に出力される。動作回路10は電源スイッチ回路1から供給される電源電圧VIとゲート回路12

から出力される制御信号とで動作する。

【0024】時刻 t1 で入力電圧 V2 も、(B) に示すように、ロウレベルから上昇して電源スイッチ回路 1 と 10 リセット回路 5 とに電源供給を開始すると、(E) に示すように、時刻 t5 でロウレベルから上昇し、時刻 t6 で電圧 VK に達し、時刻 t7 で入力電圧 V2 はハイレベルに達する。時刻 t6 から時間 tK 経過した時刻 t8 で、(F) に示すように、リセット回路 5 の出力側は電圧 V2 をリセット信号としてゲート回路 1 3 に出力する。図示せぬ制御部からの制御信号はリセット信号をゲートとしてゲート回路 1 3 から動作回路 1 1 に出力される。


【0025】本実施例によれば、複数の電源電圧を同時 20 に立ち上がらせても、動作回路が動作可能になるまでに、時間差を生ずるので誤動作を防止できるとともに、電源側で電源出力に時間差を持たせる必要がないので、標準的な安価な電源を使用できる。

[図1]



第1 実施例の構成を示すプロック図

【図3】



電源スイッチ酢路の詳細図

[0026]

【発明の効果】本発明は、以上説明したように構成されば♪ ているので以下に記載される効果を奏する。

【0027】複数の電源回路をスイッチングして特定用途向け集積回路に電源を供給できるようにしたことにより、電源区分による特定用途向け回路のIC化限定をなくして特定用途向け集積回路のプリント基板への搭載面積を縮小できるとともに、ASIC商品化の開発費を低くおさえることができ、ASICの単価を下げることができる。


【図面の簡単な説明】

- 【図1】第1実施例の構成を示すブロック図である。
- 【図2】第1実施例の動作を説明する波形図である。
- 【図3】電源スイッチ回路の詳細図である。
- 【図4】リセット回路の詳細図である。
- 【図5】第2実施例の構成を示すプロック図である。
- 【図6】第2実施例の動作を説明する波形図である。
- 【図7】遅延回路の詳細図である。

【符号の説明】


- 1 電源スイッチ回路
 - 4、5 リセット回路
 - 6 ASIC
 - 22 遅延回路

[図2]




第1実施例の動作を示すタイムチャート

[図4]




リセット原路の詳細区

[図6]




第2実 放例の動作を示す タイムチャート

【図5】



第2実施例の構成を示すプロッ:

【図7】



遅延问路の詳細図

THIS PAGE BLANK (USPTO)